{"id":1078,"date":"2011-10-25T15:30:17","date_gmt":"2011-10-25T13:30:17","guid":{"rendered":"http:\/\/foton.no-ip.com\/blog\/?p=1078"},"modified":"2011-10-25T15:48:37","modified_gmt":"2011-10-25T13:48:37","slug":"process-map-failed","status":"publish","type":"post","link":"https:\/\/foton.szikraistvan.hu\/blog\/?p=1078","title":{"rendered":"Process &#8220;Map&#8221; failed"},"content":{"rendered":"<p>Ma mar megint egy orat szoptam az idiota Xilinx ISE fejleszto kornyezet miatt.<\/p>\n<p>Delelott a <strong>LUT<\/strong>-ok <strong>INIT<\/strong> ertekenek megadasaval &#8220;szorakoztam&#8221;. A View Technology Schematic-nal van egy INIT ertek (ami mindig 0000) es egy <strong>INITSTATE<\/strong> ertek. Mivel a dokumentacioban mindenhol INIT-et irnak a kezdoertek megadasanal, ezert probaltam az XST-t ravenni hogy generaljon valamit nullatol kulonbozo INIT ertekkel. Nem sikerult, a vegen mar a shift register primitive-nek adtam meg kozvetlenul INIT erteket, de az is az INITSTATE erteket allitja.<br \/>\n<code> \/\/reg [B-1:0] data = init0;<br \/>\n SRLC16E #(.INIT(init0)) <\/code><\/p>\n<p>Ez utan ellenorizni akartam, hogy mi is kerul be az FPGA-ba. Elinditottam az implementaciot, de a Map fazis <strong>&#8216;Process &#8220;Map&#8221; failed&#8217;<\/strong> hibaval leallt. Semmi magyarazattal, hiba okaval nem szolgat. A naploban, Console-ban irt &#8216;<strong>map<\/strong> &#8230;&#8217; parancsot parancssorbol lefuttattam, es hiba nelkul vegzett. Persze ettol nem mentem semmire, mert a fejlesztokornyezet nem engedett tovabb, mondva hogy egy elozo fazist nem sikerult teljesiteni. Gondoltam hatha rosz konyvtarban probalja futtatni, vagy esetleg rosz &#8216;map&#8217; allomanyt probal elinditani. Ki is adtam egy where parancsot, ami talalt egy map. es egy map.bat filet a Perl egyik konyvtaraban. Viszont mivel mind a Project Navigator es a command-line a Xilinx <strong>settings64.bat<\/strong>-javal lett inditva, ezert ezek a xilinxos map.exe utan kovetkeztek. Ellenoriztem is Process Explorerrel a kornyezeti valtozokat, es a path megfeleloen volt beallitva. Ettol fuggetlenul azert atneveztem a map.bat filet biztos ami biztos alapon. A kiterjesztes nelkuli map perl script meg ugye nem futtathato. Persze igy sem oldodott meg a problema, meg mindig a titokzatos &#8216;Process &#8220;Map&#8221; failed&#8217; hibaval allt le az implementacio folyamata. A Google kereseseim megint csak eredmenytelenek voltak.<br \/>\nEkkor elovettem a Moo0 File Monitort, a SysInternals FileMon programjat, es meg parat, de egyik se segitett. Vegul a szinten <strong>SysInternals<\/strong>os <strong>Process Monitor<\/strong> (Procmon) segitett. Kiderult hogy valamilyen erthetetlen okbol fogva ez az idiota ISE 13.1 az <strong>&#8216;E:\\Perl\\site\\bin\\map&#8217;<\/strong> filet probalta olvasni. Amint atneveztem sikerult a Map.<\/p>\n<p>Most mar meg tudtam nezni a Xilinx FPGA Editorral a generalt LUTokat kozelebbrol, es ugy tunik jol be vannak allitva az INITSTATE ertekre. De akkor mi az az INIT es minek van ott a Technology Schematic nezetnel? Es mi a halalert probalkozik a perl kiterjesztes nelkuli map-javal? (A map.bat meg mindig ott van, de az nem zavarja)<br \/>\nWTF?<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Ma mar megint egy orat szoptam az idiota Xilinx ISE fejleszto kornyezet miatt. Delelott a LUT-ok INIT ertekenek megadasaval &#8220;szorakoztam&#8221;. A View Technology Schematic-nal van egy INIT ertek (ami mindig 0000) es egy INITSTATE ertek. Mivel a dokumentacioban mindenhol INIT-et &hellip; <a href=\"https:\/\/foton.szikraistvan.hu\/blog\/?p=1078\">Continue reading <span class=\"meta-nav\">&rarr;<\/span><\/a><\/p>\n","protected":false},"author":3,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"jetpack_post_was_ever_published":false,"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":"","jetpack_publicize_message":"","jetpack_publicize_feature_enabled":true,"jetpack_social_post_already_shared":false,"jetpack_social_options":{"image_generator_settings":{"template":"highway","default_image_id":0,"font":"","enabled":false},"version":2}},"categories":[21],"tags":[71,131,126,130,129,127],"class_list":["post-1078","post","type-post","status-publish","format-standard","hentry","category-elektronika","tag-develop","tag-error","tag-fpga","tag-ise","tag-verilog","tag-xilinx"],"jetpack_publicize_connections":[],"jetpack_featured_media_url":"","jetpack_shortlink":"https:\/\/wp.me\/p3E7AZ-ho","jetpack_sharing_enabled":true,"_links":{"self":[{"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/posts\/1078","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/users\/3"}],"replies":[{"embeddable":true,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=1078"}],"version-history":[{"count":5,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/posts\/1078\/revisions"}],"predecessor-version":[{"id":1083,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=\/wp\/v2\/posts\/1078\/revisions\/1083"}],"wp:attachment":[{"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=1078"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=1078"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/foton.szikraistvan.hu\/blog\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=1078"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}